AMD ได้นำเสนอ Epyc X chips ที่อัดแน่นด้วย cache กลับมาอย่างเป็นทางการอีกครั้ง โดยรุ่น Venice-X นี้ใช้สถาปัตยกรรมที่ปรับให้เหมาะสมกับความถี่สูง และใช้เทคโนโลยี 3D V-Cache ของบริษัท ทำให้สามารถเพิ่มความหนาแน่นของ L3 cache ได้มากกว่าหนึ่งกิกะไบต์
ชิปเหล่านี้ถูกออกแบบมาสำหรับเวิร์กโหลดด้านการคำนวณทางวิทยาศาสตร์และเทคนิคที่ไวต่อความหน่วง เช่น computational fluid dynamics และ electronic design automation (EDA) ซึ่ง AMD เองก็พึ่งพา Epyc X สำหรับงาน EDA เช่นการทดสอบ functional verification
แม้ว่าจำนวนคอร์และขนาด cache จะไม่เพิ่มขึ้น แต่ความเร็วสัญญาณนาฬิกาของ Venice-X นั้นสูงถึง 5.3 GHz เทียบกับ Genoa-X ที่อยู่ที่ 3.7 GHz ซึ่งเป็นจุดที่เห็นการปรับปรุงครั้งสำคัญ
AMD Fellow Phil Steinke กล่าวว่า การคงโมเดลไว้ใน cache มากขึ้นช่วยให้คอร์ CPU ไม่ต้องรอข้อมูลเข้าและออกจากระบบหน่วยความจำนานเกินไป ซึ่งเป็นปัจจัยสำคัญในตลาด HPC ที่มีจังหวะการพัฒนาที่ช้ากว่า
ศัพท์ที่ควรรู้
- Epyc X chips – ชิปเซิร์ตี้ของ AMD ที่ถูกนำกลับมาใช้ใหม่หลังจากหยุดไปนานถึงสามปี
- 3D V-Cache – เทคโนโลยีการจัดเรียงชิปที่ช่วยเพิ่มความหนาแน่นของ L3 cache ได้มากกว่าหนึ่งกิกะไบต์
- Computational Fluid Dynamics (CFD) – หนึ่งในเวิร์กโหลดทางวิทยาศาสตร์ที่ต้องใช้การคำนวณที่ซับซ้อน
- Electronic Design Automation (EDA) – กระบวนการทางเทคนิคที่ใช้จำลองและทดสอบชิลิคอนเพื่อให้ทำงานตามที่ตั้งใจ
ที่มา: The Register