Qualcomm ได้ประกาศว่าชิป High Bandwidth Compute (HBC) รุ่นแรกได้รับการตรวจสอบในห้องแล็บที่ San Diego ซึ่งถือเป็นหลักฐานฮาร์ดแวร์เบื้องต้นสำหรับดีไซน์หน่วยความจำที่ออกแบบมาเพื่อรองรับการอนุมาน AI โดยชิปนี้สามารถรันเส้นทางการอ่าน-เขียนหน่วยความจำและการคำนวณใกล้หน่วยความจำทั้งหมดได้ด้วยขนาดที่ใกล้เคียงกับผลิตภัณฑ์จริง
ในส่วนของ Dragonfly AI250 นั้น การออกแบบ HBC ของ Qualcomm ได้ซ้อน Die ของ LPDDR ที่ใช้พลังงานต่ำบนฐาน Die ของ AI accelerator โดยใช้เทคนิค wafer-to-wafer bonding ซึ่งช่วยลดระยะทางที่ข้อมูลเดินทางจากระดับมิลลิเมตรเหลือเพียงไมโครเมตร
Qualcomm ระบุว่าการเดินทางของผลิตภัณฑ์นี้เป็นไปตามแผนงานที่ครอบคลุมตั้งแต่สถาปัตยกรรมไปจนถึงการรวมผลิตภัณฑ์ โดยคาดว่า Dragonfly AI250 จะเริ่มมีการทดสอบในครึ่งแรกของปี 2027 และรุ่นถัดไปคือ Dragonfly AI300 จะตามมาในปี 2028
ชิปเซ็ต Dragonfly AI250 คาดว่าจะเริ่มทดสอบในครึ่งแรกของปี 2027
การออกแบบ HBC ของ Qualcomm อาศัยการซ้อน Die ของ LPDDR ที่ใช้พลังงานต่ำบนฐาน Die ของ AI accelerator โดยใช้ wafer-to-wafer bonding ซึ่งช่วยลดระยะทางข้อมูลที่ต้องเดินทางจากระดับมิลลิเมตรเหลือเพียงไมโครเมตร
Qualcomm ได้ทำงานร่วมกับพันธมิตรด้าน foundries และ assembly เพื่อรับรองการเชื่อมต่อแบบ wafer-to-wafer และมีประสบการณ์กว่าทศวรรษในด้าน memory-on-logic รวมถึงการกำหนดมาตรฐาน JEDEC LPDDR
ศัพท์ที่ควรรู้
- High Bandwidth Compute (HBC) – ชิปประมวลผลที่มีแบนด์วิดท์สูงที่ Qualcomm พัฒนาขึ้นเพื่อรองรับการคำนวณ AI
- AI inference – กระบวนการที่โมเดล AI นำไปใช้ในการคาดการณ์หรือตัดสินใจจากข้อมูลใหม่
- wafer-to-wafer bonding – เทคนิคการเชื่อมต่อชิ้นส่วนวงจรรวมสองชิ้นเข้าด้วยกันโดยตรงบนระดับไมโครเมตร
ที่มา: Wccftech